

Cognome e Nome	
Matricola	
Data	1 settembre 2016

Prova Scritta di Elettronica Digitale

1 settembre 2016

Si consideri una tecnologia CMOS i cui *gate* devono avere tempi di salita e discesa simmetrici e per la quale sono note le conducibilità intrinseche dei transistori *n*-MOS e *p*-MOS $\beta'_n=150\mu A/V^2$ e $\beta'_p=75\mu A/V^2$, la capacità di *gate* del transistor a dimensionamento minimo $C_{M1}=0.75\text{fF}$ ed il *parasitic effort* $p_{inv}=0.95$ dell'invertitore. La tensione di soglia per i transistori *n*-MOS e *p*-MOS vale in modulo $V_T=0.25V$ e la tensione di alimentazione è $V_{DD}=1.0V$.

In riferimento a tale tecnologia si consideri un NAND a 2 ingressi ed una linea di trasmissione praticamente senza perdite caratterizzata da una capacità per unità di lunghezza $c=4fF/\mu m$ e da un'induttanza per unità di lunghezza $l=0.144nH/\mu m$. La lunghezza della linea è $Len=120\mu m$ e la capacità di carico a valle della linea è molto minore rispetto a quella della linea stessa.

In relazione al circuito in oggetto si risponda ai seguenti quesiti:

- 1) (Punti 10) Si calcoli l'impedenza caratteristica z_0 della linea di trasmissione e la resistenza equivalente del NAND ai fini del pilotaggio della linea sapendo che i transistori nel *pull-down* del NAND hanno dimensionamento $S_{n,nand}=2$. Si determini inoltre il coefficiente di riflessione ρ_S alla sorgente che si realizzerebbe pilotando la linea direttamente col NAND e si commenti sull'opportunità di questa tecnica di pilotaggio.

- 2) (Punti 20) Si supponga di potere inserire a valle nel NAND degli invertitori allo scopo di ottimizzare il pilotaggio della linea di interconnessione. Si determini il numero ottimo di tali invertitori che minimizza il ritardo, il dimensionamento degli invertitori ed il ritardo complessivo del circuito.